

PATENT
12480-000017/US

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant: Koichi HANAFUSA et al. Conf: Unknown
Application No.: NEW APPLICATION Group: Unknown
Filed: July 22, 2003 Examiner: Unknown
For: **AMPLIFIER CIRCUIT AND POWER SUPPLY PROVIDED
THEREWITH**

PRIORITY LETTER

July 17, 2003

Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Dear Sirs:


Pursuant to the provisions of 35 U.S.C. 119, enclosed is/are a certified copy of the following priority document(s).

<u>Application No.</u>	<u>Date Filed</u>	<u>Country</u>
2002-318975	October 31, 2002	JAPAN

In support of Applicant's priority claim, please enter this document into the file.

Respectfully submitted,

HARNESS, DICKEY, & PIERCE, P.L.C.

By 
Donald J. Daley, Reg. No. 34,313
P.O. Box 8910
Reston, Virginia 20195
(703) 668-8000

DJD/me

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2002年10月31日

出 願 番 号

Application Number:

特願2002-318975

[ST.10/C]:

[JP2002-318975]

出 願 人


Applicant(s):

シャープ株式会社

2003年 6月 3日

特 許 庁 長 官
Commissioner,
Japan Patent Office

太田信一郎



出証番号 出証特2003-3043123

【書類名】 特許願

【整理番号】 02J03633

【提出日】 平成14年10月31日

【あて先】 特許庁長官 殿

【国際特許分類】 G05F 1/56 310
H03F 3/45

【発明者】

【住所又は居所】 大阪府大阪市阿倍野区長池町 2 2 番 2 2 号 シャープ株
式会社内

【氏名】 花房 孝一

【発明者】

【住所又は居所】 大阪府大阪市阿倍野区長池町 2 2 番 2 2 号 シャープ株
式会社内

【氏名】 勘崎 廷夫

【特許出願人】

【識別番号】 000005049

【氏名又は名称】 シャープ株式会社

【代理人】

【識別番号】 100080034

【弁理士】

【氏名又は名称】 原 謙三

【電話番号】 06-6351-4384

【選任した代理人】

【識別番号】 100113701

【弁理士】

【氏名又は名称】 木島 隆一

【選任した代理人】

【識別番号】 100115026

【弁理士】

【氏名又は名称】 圓谷 徹

【選任した代理人】

【識別番号】 100116241

【弁理士】

【氏名又は名称】 金子 一郎

【手数料の表示】

【予納台帳番号】 003229

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0208489

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 増幅回路およびそれを備えた電源装置

【特許請求の範囲】

【請求項 1】

比較対象となる比較対象電圧と基準電圧とを比較し、その差を増幅する比較増幅部と、入出力間の位相のずれを補償する位相補償部とを備えた増幅回路において、

前記位相補償部は、2つのトランジスタからなる差動トランジスタ対と同じ電流を流す2つの副トランジスタのベース間に直列接続された2つの抵抗と、増幅回路の出力端子側に設けられる前記副トランジスタのベースと前記抵抗の接続点との間に接続されたコンデンサとを有することを特徴とする増幅回路。

【請求項 2】

前記位相補償部は、出力位相の遅れを補償する進相コンデンサを有していることを特徴とする請求項 1 に記載の増幅回路。

【請求項 3】

前記進相コンデンサは、前記2つの抵抗と並列接続されていることを特徴とする請求項 2 に記載の増幅回路。

【請求項 4】

前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記出力端子との間に接続されていることを特徴とする請求項 3 に記載の増幅回路。

【請求項 5】

出力トランジスタの出力電圧を帰還する帰還電圧と所定の基準電圧との差に応じて前記出力電圧を制御する誤差増幅器を備えた電源装置において、

前記誤差増幅器として請求項 2 に記載の増幅回路が設けられ、

前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記出力電圧の発生部との間に接続されていることを特徴とする電源装置。

【請求項 6】

出力トランジスタの出力電圧を帰還する帰還電圧と基準電圧との差に応じて、前記出力電圧を誤差増幅器によって制御する電源装置において、

前記誤差増幅器として請求項 2 に記載の増幅回路が設けられ、

前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記帰還電圧の発生部との間に接続されていることを特徴とする電源装置。

【請求項 7】

前記進相コンデンサは、印加される電圧が高くなるほど容量が減少するコンデンサからなることを特徴とする請求項 5 または 6 に記載の電源装置。

【請求項 8】

出力トランジスタの出力電圧を帰還する帰還電圧と基準電圧との差に応じて、前記出力電圧を誤差増幅器によって制御する電源装置において、

前記誤差増幅器として請求項 1、3 または 4 に記載の増幅回路が設けられていることを特徴とする電源装置。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

本発明は、直流安定化電源回路などの誤差増幅器として用いられる増幅回路およびそれを備えた電源装置に関するものである。

【0 0 0 2】

【従来の技術】

図 6 に従来の直流安定化電源装置の等価回路を示す。

【0 0 0 3】

この電源装置は、入力電圧 V_i を PNP 型の出力トランジスタ Q_{10} を介して出力電圧 V_o として出力し、出力トランジスタ Q_{10} からドライブ回路 10 に流し込むベース電流に応じた電流 I_o を負荷 R_L へ供給している。出力電圧 V_o は、直列接続された抵抗 R_A 、 R_B からなる分圧回路によって分圧され、帰還電圧 V_{adj} として誤差増幅器 12 に入力される。また、誤差増幅器 12 には、基準電圧源 13 が発生した一定の基準電圧 V_{ref} も入力される。誤差増幅器 12 は、帰還電圧 V_{adj} と基準電圧 V_{ref} との差分を増幅して制御電圧を出力する。出力トランジスタ Q_{10} は、制御電圧に基づいて、ドライブ回路 11 によりベース電流が制御され、出力電圧 V_o を安定化させる。これにより、電源装置は、

入力電圧 V_i や負荷電流の変動に関わらず一定の出力電圧 V_o を負荷 R_L へ印加できる。

【 0 0 0 4 】

図 7 に、誤差増幅器 1 2 の回路図を示す。この誤差増幅器 1 2 においては、トランジスタ Q_{15} 、 Q_{16} が差動トランジスタ対をなしている。トランジスタ Q_{15} のベースは、非反転入力端子 I_{N+} であり、基準電圧 V_{ref} が入力される。一方、トランジスタ Q_{16} のベースは、反転入力端子 I_{N-} であり、帰還電圧 V_{adj} が入力される。この誤差増幅器 1 2 において、帰還電圧 V_{adj} が変化すると、それに応じてトランジスタ Q_{16} のエミッタ電流も変化するが、定電流源 CS_{11} は、流れる電流を一定にするために、トランジスタ Q_{15} 、 Q_{16} のエミッタ電位を変化させる。これにより、トランジスタ Q_{15} のエミッタ電流がトランジスタ Q_{16} の変化とは逆に変化する。そして、トランジスタ Q_{15} 側のトランジスタ Q_{11} から取り出される制御電圧 V_c もそれに応じて変化する。

【 0 0 0 5 】

また、上記のような電源装置を含む一般の直流安定化電源装置においては、出力発振を防止するために、電源装置の出力端子と GND との間に発振防止用のコンデンサ C_o が設けられている。コンデンサ C_o に直列な抵抗 ESR は、コンデンサ C_o の直列等価抵抗である。

【 0 0 0 6 】

さらに、上記の電源装置のようにフィードバックループに誤差増幅器 1 2 を含む構成では、誤差増幅器 1 2 の入力電圧と出力電圧との間で位相のずれが生じて、これが原因となって誤差増幅器 1 2 に発振が生じてしまう。このような発振を防止するためには、誤差増幅器 1 2 に例えば図 7 に示すコンデンサ C_{11} および抵抗 R_{12} からなる回路が位相補償回路として設けられる。以下に、その位相補償回路について説明する。

【 0 0 0 7 】

誤差増幅器 1 2 において、カレントミラー回路を構成するトランジスタ Q_{11} 、 Q_{12} には同じ電流が流れ、同様にカレントミラー回路を構成するトランジスタ Q_{13} 、 Q_{14} にも同じ電流が流れる。トランジスタ Q_{17} は、トランジスタ

Q 1 1 と直列に接続されており、そのベースとコレクタとの間にコンデンサ C 1 1 が接続されている。また、トランジスタ Q 1 8 は、トランジスタ Q 1 4 と直列に接続されており、そのベースとコレクタとが接続されている。また、トランジスタ Q 1 7, Q 1 8 のベースは抵抗 R 1 1 を介して接続されている。

【 0 0 0 8 】

トランジスタ Q 1 7, Q 1 8 が ON すると、コンデンサ C 1 1 および抵抗 R 1 1 により構成されるローパスフィルタ（位相補償回路）が誤差増幅器 1 2 に接続される。この位相補償回路の位相補償定数は、コンデンサ C 1 1 の容量を C とし、抵抗 R 1 1 の抵抗値を R とすれば、 $C * R$ の時定数で決められている。この位相補償定数が大きいほど、位相補償が強く効く。また、誤差増幅器 1 2 の電圧ゲインを A_v とすれば、誤差増幅器 1 2 の周波数特性は、次式で表されるローパスフィルタのカットオフ周波数

$$f_o = 1 / 2 \pi (A_v * C) R$$

により定められる。

【 0 0 0 9 】

このようなローパスフィルタを誤差増幅器 1 2 に付加することにより、発振が生じる高周波帯域でのゲインが低下するので（約 3 d B）、発振を防止することができる。

【 0 0 1 0 】

誤差増幅器の位相補償についての公知技術としては、外付けの位相補償用コンデンサを接続した誤差増幅器を有する電源が特許文献 1 に開示されている。

【 0 0 1 1 】

ここ数年来、携帯電話等を使用される小型パッケージの小電流出力（出力電流 $I_o \leq 200 \text{ mA}$ ）の直流安定化電源では、機器における電源の実装実装面積を縮小するため、容量の小さいコンデンサを出力コンデンサとして外付けして使用できることが望まれてきた。これに対し、出力コンデンサにセラミックコンデンサを使用できる小電流出力型の直流安定化電源が多く開発されて、実用化されている。

【 0 0 1 2 】

一方、据え置き型のCD-ROM装置やDVD-ROM装置のような機器には、中電流クラス（300mAから500mA程度）の直流安定化電源が多く使用されている。このため、このような機器の小型化および薄型化に伴って機器における部品（電源を含む）の高密度実装が要求される。したがって、出力電流が500mA程度の中電流の直流安定化電源においても、機器への実装面積を縮小するため、外付けの出力コンデンサとしてセラミックコンデンサを使用できる機種が市場より強く望まれている。

【0013】

上記のような機器の小型化および薄型化を実現するためには、出力コンデンサとして、小型でありながら比較的大きな容量を有するチップ積層型セラミックコンデンサが適している。図8は、このチップ積層型セラミックコンデンサの等価回路を示している。

【0014】

チップ積層型セラミックコンデンサは、誘電体が積層される構造を有することによって大容量を実現している。このセラミックコンデンサは、電気的には、個別のコンデンサ $C_{I1} \sim C_{In}$ が並列に接続された回路と等価である。各コンデンサ $C_{I1} \sim C_{In}$ の容量を C_0 とすると、セラミックコンデンサの総容量は $n * C_0$ である。また、各コンデンサ $C_{I1} \sim C_{In}$ の直列等価抵抗 $ESR_1 \sim ESR_n$ も同様に並列に設けられる。このため、チップ積層型セラミックコンデンサの直列等価抵抗値は、直列等価抵抗 $ESR_1 \sim ESR_n$ の各抵抗値を R_0 とすると $n * R_0$ である。

【0015】

【特許文献1】

特開平10-111722号公報（公開日：平成10年4月28日）

【0016】

【発明が解決しようとする課題】

ところが、チップ積層型セラミックコンデンサは、上記のような構造のために他のタンタルコンデンサやアルミ電界コンデンサと比較して等価直列抵抗値が低い。それゆえ、チップ積層型セラミックコンデンサを用いた電源では、出力の位

相が進みやすくなるので、出力発振が生じやすくなる。

【 0 0 1 7 】

出力電流が 5 0 0 m A 程度の大きさの中電流型電源は、小電流型電源と比較して、出力電流が大きいために小電流型電源よりも出力トランジスタの出力インピーダンスが低く、これにより出力発振がより生じやすい。例えば、小出力型電源では、2. 2 μ F の容量を有するコンデンサが使用可能であっても、中電流型電源では、出力コンデンサに 1 0 μ F 程度の容量が必要である。しかしながら、チップ積層セラミックコンデンサを出力コンデンサとして用いることは、大容量を得ることができるものの、上記のように出力発振が生じやすくなるために、実用には適していない。

【 0 0 1 8 】

図 9 は、電源装置の出力電流と出力ノイズレベルとの関係を示すグラフである。このグラフにおいて、出力コンデンサの容量値が一定値 (1. 0 μ F) である電源であって、小電流型電源 (1 5 0 m A) と中電流型電源 (5 0 0 m A) との出力ノイズレベル特性をそれぞれ実線と破線とで表している。また、このグラフは対数尺を用いている。

【 0 0 1 9 】

このグラフによれば、小電流型電源では、出力電流が約 5 m A より小さくなると出力ノイズレベルが急激に増加する、すなわち出力発振が生じることがわかる。これに対し、中電流型電源では、出力電流が約 2 0 0 m A を超えると出力ノイズレベルが急激に増加する (出力発振が生じる) 。中電流型電源では、小電流型電源の対象外である中電流領域 (2 0 0 m A ~ 5 0 0 m A) を必要とする。この領域では、出力トランジスタの出力インピーダンスがより低下した結果、出力部の位相余裕が小さくなるために発振が起こる。

【 0 0 2 0 】

この問題を解決するため、直流安定化電源においては、出力発振が生じないように、誤差増幅器の位相補償を強く効かせている。しかしながら、位相補償を強く効かせることにより、応答特性が損なわれ、特に、出力電流が急激に増大した場合の出力部の応答が悪化する。図 1 0 は、このような場合の出力応答 (以降、

負荷応答特性と称する)を示している。

【0 0 2 1】

このグラフより、従来の直流安定化電源の出力電圧 V_o は、実線にて示すように、負荷変動した瞬間には0.5V程度瞬時に低下し、その後、負荷変動前よりもやや低い一定値に安定する。この瞬時出力電圧低下は、定格出力電圧が3.3Vである場合、その約3%の0.1V程度であることが望ましいが、従来の直流安定化電源では、出力応答が悪いために大きくならざるを得ない。

【0 0 2 2】

本発明は、上記の事情に鑑みてなされたものであって、出力電流が50.0mA程度の中電流型であっても、出力コンデンサとしてチップ型積層セラミックコンデンサを用いたときに出力発振を生じない、負荷応答特性の優れた直流安定化電源およびこのような電源に適した増幅回路を提供することを目的としている。

【0 0 2 3】

【課題を解決するための手段】

本発明の増幅回路は、比較対象となる比較対象電圧と基準電圧とを比較し、その差を増幅する比較増幅部と、入出力間の位相のずれを補償する位相補償部とを備えた増幅回路において、前記位相補償部は、2つのトランジスタからなる差動トランジスタ対と同じ電流を流す2つの副トランジスタのベース間に直列接続された2つの抵抗と、増幅回路の出力端子側に設けられる前記副トランジスタのベースと前記抵抗の接続点との間に接続されたコンデンサとを有することを特徴としている。

【0 0 2 4】

上記の構成では、2つの副トランジスタがONすることにより、誤差増幅器の出力端子側に設けられる副トランジスタと異なるもう一方の副トランジスタのベースに接続される抵抗とコンデンサとで形成されるローパスフィルタが増幅回路に接続される。増幅回路のゲインの周波数特性は、このローパスフィルタのカットオフ周波数により決定されるので、ローパスフィルタによって出力発振が生じる周波数のゲインを低下させることで、出力発振を防止することができる。また、副トランジスタのベース間の抵抗値を2つの抵抗で分割しているので、ローパ

スフィルタを構成する抵抗の抵抗値を低く設定することができる。これにより、ローパスフィルタを構成するコンデンサの容量と抵抗の抵抗値との積で決まる位相補償定数が小さくなるので、位相補償の効きを弱めることができる。それゆえ、負荷の急激な変動に対しても出力電圧の瞬時低下を抑えて位相補償を行うことができる。

【 0 0 2 5 】

前記増幅回路において、前記位相補償部は、出力位相の遅れを補償する進相コンデンサを有していることが好ましい。これにより、増幅回路を直流安定化電源装置の誤差増幅器として用いた場合に、出力位相の遅れが補償され、出力位相の遅れによる出力発振を防止することができる。

【 0 0 2 6 】

この増幅回路において、前記進相コンデンサは、前記 2 つの抵抗と並列接続されていることが好ましい。これにより、比較対象電圧の変化が差動トランジスタ対から進相コンデンサを介して副トランジスタにいち早く伝えられるので、副トランジスタが素早く ON する。それゆえ、比較対象電圧の急激な変化に対して、位相補償部による位相補償動作を素早く追従する。

【 0 0 2 7 】

また、前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記出力端子との間に接続されていることが好ましい。これにより、出力端子に現れる電圧の変化が、進相コンデンサを介していち早く上記の副トランジスタに伝えられるので、副トランジスタが素早く ON する。それゆえ、比較対象電圧の急激な変化に対して、上記の構成よりも素早く位相補償動作が追従する。

【 0 0 2 8 】

本発明の電源装置は、出力トランジスタの出力電圧を帰還する帰還電圧と所定の基準電圧との差に応じて前記出力電圧を制御する誤差増幅器を備えた電源装置において、前記誤差増幅器として前記の進相コンデンサを備えた増幅回路が設けられ、前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記出力電圧の発生部との間に接続されていることが好ましい。

【 0 0 2 9 】

このような構成では、出力電圧の変化が進相コンデンサを介していち早く副トランジスタに伝えられるので、電源装置において、前記のように増幅回路における出力端子の電圧の変化をとらえるよりも、出力電圧の急激な変化に対して位相補償動作が素早く追従する。

【 0 0 3 0 】

本発明の他の電源装置は、出力トランジスタの出力電圧を帰還する帰還電圧と基準電圧との差に応じて、前記出力電圧を誤差増幅器によって制御する電源装置において、前記誤差増幅器として前記の進相コンデンサを備えた増幅回路が設けられ、前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記帰還電圧の発生部との間に接続されていることが好ましい。

【 0 0 3 1 】

このような構成では、帰還電圧の変化が進相コンデンサを介していち早く副トランジスタに伝えられるので、電源装置において、前記のように増幅回路における出力端子の電圧の変化をとらえるよりも、出力電圧の急激な変化に対して位相補償動作が素早く追従する。しかも、電源装置において、帰還電圧は、一般に、出力電圧が抵抗等によって分圧された電圧が用いられることから、前記のように、出力電圧を進相コンデンサに印加する構成に比べて低い電圧を進相コンデンサに印加することができる。それゆえ、印加電圧が高くなるほど容量が減少するという性質を有するセラミックコンデンサを進相コンデンサとして用いれば、低い電圧に対しても増幅回路の高速応答性を維持することができる。

【 0 0 3 2 】

前記の2つの電源装置において、前記進相コンデンサは、印加される電圧が高くなるほど容量が減少するコンデンサからなることが好ましい。これにより、出力電圧が高くなるにつれて、進相コンデンサに印加される電圧が高くなるほど、出力からの帰還量が増加して出力発振が生じやすくなるとともに、進相コンデンサの容量が減少する。それゆえ、出力位相の遅れの度合いに応じて進相コンデンサの容量が定まる。

【 0 0 3 3 】

出力トランジスタの出力電圧を帰還する帰還電圧と基準電圧との差に応じて、

前記出力電圧を誤差増幅器によって制御する電源装置において、前記の前記誤差増幅器として前記進相コンデンサを備えた増幅回路を除いた増幅回路が設けられていることが好ましい。それゆえ、各増幅回路によって、出力発振を防止することができ、かつ負荷応答特性の向上した電源装置を提供することができる。

【 0 0 3 4 】

【発明の実施の形態】

本発明の実施の一形態について図 1 ないし図 5 に基づいて説明すれば、以下の通りである。

【 0 0 3 5 】

図 1 は、本実施の形態に係る第 1 の直流安定化電源装置（以降、電源装置と称する）の構成を示す回路図である。

【 0 0 3 6 】

この電源装置は、ドライブ回路 1 と、基準電圧源 2 と、誤差増幅器 3 と、出力トランジスタ Q 0 と、分圧抵抗 R A , R B と、出力コンデンサ C o とを備えている。

【 0 0 3 7 】

出力制御トランジスタとしての P N P 型のトランジスタ Q 0 は、ベースがドライブ回路 1 の駆動出力端子に接続されるとともに、エミッタが入力端子 P I N に接続され、コレクタが出力端子 P O U T に接続されている。入力端子 P I N には、入力電圧 V i が入力され、出力端子 P O U T からは出力電圧 V o が出力される。

【 0 0 3 8 】

出力端子 P O U T とグランド端子 G N D との間には、分圧抵抗 R A , R B および出力コンデンサ C o が設けられている。分圧抵抗 R A , R B は、直列に接続されることによって分圧回路を構成している。分圧抵抗 R A , R B の接続点 A は、誤差増幅器 3 の反転入力端子 I N - に接続されている。出力コンデンサ C o は、出力発振を防止するために外付けで設けられており、チップ積層型セラミックコンデンサ等により構成される。

【 0 0 3 9 】

入力端子 PIN とグランド端子 GND との間には、基準電圧源 2 が設けられている。基準電圧源 2 は、一定の基準電圧 V_{ref} を発生する回路等であって、例えば、ツェナーダイオードのような定電圧素子や定電圧回路が用いられる。この基準電圧源 2 は、誤差増幅器 3 の非反転入力端子 $IN+$ に接続されており、発生した定電圧をその非反転入力端子 $IN+$ に与える。

【 0 0 4 0 】

増幅回路としての誤差増幅器 3 は、入力電圧 V_i が電源電圧として与えられている。この誤差増幅器 3 は、分圧抵抗 R_A , R_B の分圧比により分圧された（接続点 A で発生している）帰還電圧 V_{adj} （比較対象電圧）と、基準電圧源 2 で発生した基準電圧 V_{ref} とを等しくするように、ドライブ回路 1 に与えるための制御電圧 V_c を出力端子 OUT から出力する。

【 0 0 4 1 】

ドライブ回路 1 は、能動素子等を含む、トランジスタ Q_0 を駆動する回路である。このドライブ回路 1 は、誤差増幅器 3 からの制御電圧に基づいてトランジスタ Q_0 のベース電流を制御してトランジスタ Q_0 のコレクタ電圧すなわち出力電圧 V_o を制御する。

【 0 0 4 2 】

続いて、誤差増幅器 3 について説明する。

【 0 0 4 3 】

誤差増幅器 3 は、PNP 型のトランジスタ $Q_1 \sim Q_4$ と、NPN 型のトランジスタ $Q_5 \sim Q_8$ と、コンデンサ C_1 と、抵抗 R_1 , R_2 とを備えている。

【 0 0 4 4 】

トランジスタ Q_5 , Q_6 は、差動トランジスタ対をなしている。トランジスタ Q_5 のベースは非反転入力端子 $IN+$ に接続され、トランジスタ Q_6 のベースは反転入力端子 $IN-$ に接続されている。トランジスタ Q_5 , Q_6 のエミッタは、定電流源 CS_1 の一端に接続され、この定電流源 CS_1 の他端はグランド端子 GND に接続されている。また、トランジスタ Q_5 , Q_6 のコレクタは、それぞれトランジスタ Q_2 , Q_3 のコレクタに接続されている。トランジスタ Q_5 , Q_6 および定電流源 CS_1 からなる部分は、帰還電圧 V_{adj} と基準電圧 V_{ref} と

を比較し、その差を増幅する比較増幅部として機能する。

【 0 0 4 5 】

トランジスタ Q 2 は、ベースとコレクタとが接続される一方、ベースにトランジスタ Q 1 のベースが接続されている。トランジスタ Q 1 のコレクタは、出力端子 O U T と、トランジスタ Q 7 (副トランジスタ) のコレクタとに接続されている。トランジスタ Q 3 は、ベースとコレクタとが接続される一方、ベースにトランジスタ Q 4 のベースが接続されている。トランジスタ Q 1 ~ Q 4 のエミッタには、ともに入力端子 P I N から入力電圧 V_i が電源電圧として与えられる。

【 0 0 4 6 】

トランジスタ Q 7 のベースは、直列に接続された抵抗 R 1, R 2 を介してトランジスタ Q 8 (副トランジスタ) のベースに接続されている。トランジスタ Q 8 は、コレクタとベースとが接続され、コレクタがトランジスタ Q 4 のコレクタに接続されている。トランジスタ Q 7 のコレクタと、抵抗 R 1, R 2 の接続点との間には、コンデンサ C 1 が接続されている。トランジスタ Q 7, Q 8 のエミッタは、グランド端子に接続されている。抵抗 R 1, R 2 およびコンデンサ C 1 からなる回路は、位相補償回路 (位相補償部) を構成している。また、トランジスタ Q 7 のベースに抵抗 R 1 が接続されることにより、抵抗 R 1, R 2 の接続点から見たトランジスタ Q 7 のベースのインピーダンスが高くなる。

【 0 0 4 7 】

トランジスタ Q 1, Q 2 からなる回路は、カレントミラー回路を構成しており、トランジスタ Q 1, Q 2 がそれぞれトランジスタ Q 7, Q 5 に同じ電流を流す。また、トランジスタ Q 3, Q 4 からなる回路も、カレントミラー回路を構成しており、トランジスタ Q 3, Q 4 がそれぞれトランジスタ Q 6, Q 8 に同じ電流を流す。

【 0 0 4 8 】

上記のように構成される電源装置の動作について説明する。

【 0 0 4 9 】

電源装置に入力電圧 V_i が入力されると、トランジスタ Q 0 が誤差増幅器 3 およびドライブ回路 1 によってバイアスされて O N する。このとき、コレクタに現

れる出力電圧 V_o が分圧抵抗 V_A , V_B によって分圧されることによって、分圧抵抗 V_A , V_B の接続点に出力電圧 V_o に比例した帰還電圧 V_{adj} が発生する。

【0050】

この帰還電圧 V_{adj} は、誤差増幅器 3 の反転入力端子 $IN-$ に入力される一方、基準電圧源 2 で発生した基準電圧 V_{ref} は誤差増幅器 3 の反転入力端子 $IN+$ に入力される。すると、誤差増幅器 3 は、帰還電圧 V_{adj} と基準電圧 V_{ref} との差に応じた制御電圧を出力する。ドライブ回路 1 は、その制御電圧により、トランジスタ Q_0 のベース電流を制御する。この結果、負荷 R_L に印加される出力電圧 V_o は、トランジスタ Q_0 により制御されて、分圧抵抗 R_A , R_B の分圧比と基準電圧 V_{ref} とにより決まる一定電圧になる。

【0051】

誤差増幅器 3 においては、帰還電圧 V_{adj} が変化すると、それに応じてトランジスタ Q_6 のエミッタ電流も変化するが、定電流源 CS_1 は、流れる電流を一定にするために、トランジスタ Q_5 , Q_6 のエミッタ電位を変化させる。これにより、トランジスタ Q_5 のエミッタ電流がトランジスタ Q_6 の変化とは逆に変化する。そして、トランジスタ Q_5 側におけるトランジスタ Q_1 のコレクタ（出力端子 OUT ）から取り出される制御電圧もそれに応じて変化する。

【0052】

また、トランジスタ Q_7 , Q_8 が ON すると、コンデンサ C_1 および抵抗 R_2 により構成されるローパスフィルタが誤差増幅器 3 に接続される。この位相補償回路の位相補償定数は、コンデンサ C_1 の容量を C_1 とし、抵抗 R_2 の抵抗値を R_2 とすれば、 $C_1 * R_2$ の時定数で決められている。この位相補償定数が大きいほど、位相補償が強く効く。また、誤差増幅器 3 の電圧ゲインを A_v とすれば、誤差増幅器 3 のゲインの周波数特性は、次式で表されるローパスフィルタのカットオフ周波数

$$f_o = 1 / 2 \pi (A_v * C_1) R_2$$

により定められる。

【0053】

このようなローパスフィルタを誤差増幅器 3 に付加することにより、発振が生じる高周波帯域でのゲインが低下するので、発振を防止することができる。しかも、誤差増幅器 3 では、抵抗 R_1 、 R_2 が従来の技術で図 7 に示す誤差増幅器 1 2 における抵抗 R_{11} の抵抗値 R を分割しており、抵抗値 R_2 が抵抗値 R より小さくなるように設定されている。また、容量 C_1 は、誤差増幅器 1 2 におけるコンデンサ C_{11} の容量 C と同じに設定されている。これにより、誤差増幅器 3 では、位相補償定数 $C_1 * R_2$ が誤差増幅器 1 2 の位相補償定数 $C * R$ より小さくなるので、 f_o が高くなる結果、誤差増幅器 1 2 より位相補償が弱く効くことになる。

【 0 0 5 4 】

それゆえ、誤差増幅器 3 の負荷応答特性が従来の誤差増幅器 1 2 に比べて改善される。このため、図 1 0 に示すように、負荷電流（出力電流 I_o ）が急激に変動したとき、出力電圧 V_o の瞬時的な低下は、0.1 V（定格出力電圧 3.3 V に対して約 3 %）程度に抑えられる。したがって、出力コンデンサ C_o として、容量の小さいチップ積層型セラミックコンデンサを用いても、出力発振を生じさせることなく、負荷応答特性を向上させることができる。

【 0 0 5 5 】

本実施の形態に係る第 2 の電源装置について説明する。図 2 は、この電源装置の概略構成を示している。

【 0 0 5 6 】

本電源装置は、前述の誤差増幅器 3 と異なる誤差増幅器 4 を備えている。この誤差増幅器 4 は、前述の誤差増幅器 3 に出力位相の遅れを補償する位相補償用のコンデンサ C_2 （進相コンデンサ）が付加された構成である。コンデンサ C_2 は、トランジスタ Q_7 、 Q_8 のベース間にその両端が接続されており、抵抗 R_1 、 R_2 と並列に接続されている。コンデンサ C_2 は、例えばセラミックコンデンサにより構成されている。

【 0 0 5 7 】

このような誤差増幅器 4 では、コンデンサ C_2 が、500 kHz 付近における出力位相を進ませることによって、その周波数での誤差増幅器 4 のゲインを低下

させることができる。また、コンデンサC2が設けられることにより、反転入力端子IN-の入力電圧すなわち帰還電圧 V_{adj} の変化が、トランジスタQ6, Q3, Q4, Q8およびコンデンサC2を介して、いち早くトランジスタQ7に伝わるので、トランジスタQ7が素早くONする。それゆえ、反転入力端子IN-への入力電圧の急激な変化、すなわち出力電圧 V_o の急激な変化に対しても位相補償回路による位相補償動作が素早く追従して、出力発振をより確実に防止することができる。したがって、誤差増幅器4の高速応答を実現することができる。

【0058】

これに対し、誤差増幅器3では、コンデンサC2がないために、反転入力端子IN-の入力電圧の急激な変化は、トランジスタQ6, Q3, Q4, Q8および抵抗RA, RBを介してトランジスタQ7に伝わる。したがって、誤差増幅器3では、トランジスタQ7がONするタイミングが誤差増幅器4に比べて遅い。

【0059】

本実施の形態に係る第3の電源装置について説明する。図3は、この電源装置の概略構成を示している。

【0060】

本電源装置は、前述の誤差増幅器3, 4と異なる誤差増幅器5を備えている。この誤差増幅器5は、前述の誤差増幅器3と同様コンデンサC2を含んでいるが、コンデンサC2の両端は、トランジスタQ7のベースと出力端子OUTとに接続されている。

【0061】

このような誤差増幅器5では、コンデンサC2がトランジスタQ7のベースと出力端子OUTとの間に設けられることにより、出力端子OUTの制御電圧の変化が、コンデンサC2を介していち早くトランジスタQ7に伝わるので、トランジスタQ7が素早くONする。それゆえ、出力発振が生じときに、位相補償回路による位相補償動作が素早く追従して、出力発振をより確実に防止することができる。したがって、誤差増幅器5の高速応答を実現することができる。

【0062】

本実施の形態に係る第4の電源装置について説明する。図4は、この電源装置の概略構成を示している。

【0063】

本電源装置は、前述の誤差増幅器3～5と異なる誤差増幅器6を備えている。この誤差増幅器6は、前述の誤差増幅器3と同様コンデンサC2を含んでいるが、コンデンサC2の両端が、トランジスタQ7のベースと電源装置の出力端子POUTとに接続されている。

【0064】

このような誤差増幅器6では、コンデンサC2がトランジスタQ7のベースと出力端子POUTとの間に設けられることにより、出力端子POUTの出力電圧 V_o の変化が、コンデンサC2を介していち早くトランジスタQ7に伝わるので、トランジスタQ7が素早くONする。これにより、第2の電源装置に比べて、出力電圧 V_o の急激な変化に対して位相補償回路による位相補償動作がより素早く追従して、出力発振をさらに確実に防止することができる。それゆえ、誤差増幅器6のさらなる高速応答を実現することができる。

【0065】

本実施の形態に係る第5の電源装置について説明する。図5は、この電源装置の概略構成を示している。

【0066】

本電源装置は、前述の誤差増幅器3～6と異なる誤差増幅器7を備えている。この誤差増幅器7は、前述の誤差増幅器6と異なり、コンデンサC2の両端が、トランジスタQ7のベースと分圧抵抗RA、RBの接続点に接続されている。

【0067】

このような誤差増幅器7では、コンデンサC2がトランジスタQ7のベースと上記の接続点との間に設けられることにより、その接続点に現れる帰還電圧 V_{adj} の変化が、コンデンサC2を介していち早くトランジスタQ7に伝わるので、トランジスタQ7が素早くONする。これにより、第2の電源装置に比べて、出力電圧 V_o の急激な変化に対して位相補償回路による位相補償動作がより素早く追従して、出力発振をさらに確実に防止することができる。それゆえ、誤差増

幅器 6 のさらなる高速応答を実現することができる。

【 0 0 6 8 】

また、誤差増幅器 7 では、誤差増幅器 6 と異なり、出力電圧 V_o より低い帰還電圧 V_{adj} がコンデンサ C_2 に印加される。セラミックコンデンサの中でも、特に、半導体接合によって形成されるチップ積層型セラミックコンデンサは印加電圧が高くなるほど容量が減少するという性質を有する。それゆえ、コンデンサ C_2 がセラミックコンデンサである場合、誤差増幅器 7 では、誤差増幅器 6 に比べてコンデンサ C_2 の容量を増加させることができる。したがって、誤差増幅器 7 は、誤差増幅器 6 に比べて、より高速応答で動作することができる。

【 0 0 6 9 】

上記の第 4 および第 5 の電源装置においては、コンデンサ 2 が、印加される電圧、出力電圧 V_o に応じて容量が変化するコンデンサであることが好ましい。例えば、コンデンサ C_2 を構成するチップ積層型セラミックコンデンサが半導体接合によって形成されている。このようなコンデンサ C_2 を用いれば、出力電圧 V_o が定常値より高いときに、コンデンサ C_2 に印加される電圧が高くなるほど、コンデンサ C_2 の容量が減少する。

【 0 0 7 0 】

通常、直流安定化電源装置においては、出力電圧が高いほど出力からの帰還量が減少するので、この場合は出力発振が生じにくくなる。一方、出力電圧が低いほど出力からの帰還量が増加するので、この場合は出力発振が生じやすくなる。このため、出力電圧 V_o が高くなるほどコンデンサ C_2 の容量が減少すれば、出力位相の遅れの度合いにほぼ応じてコンデンサ C_2 の容量が定まるので、出力位相の遅れを出力電圧 V_o の値に応じて最適に補償することができる。

【 0 0 7 1 】

【発明の効果】

以上のように、本発明の増幅回路は、比較対象となる比較対象電圧と基準電圧とを比較し、その差を増幅する比較増幅部と、入出力間の位相のずれを補償する位相補償部とを備えた増幅回路において、前記位相補償部は、2つのトランジスタからなる差動トランジスタ対と同じ電流を流す2つの副トランジスタのベース

間に直列接続された 2 つの抵抗と、増幅回路の出力端子側に設けられる前記副トランジスタのベースと前記抵抗の接続点との間に接続されたコンデンサとを有する構成である。

【 0 0 7 2 】

これにより、誤差増幅器の出力端子側に設けられる副トランジスタと異なるもう一方の副トランジスタのベースに接続される抵抗とコンデンサとで形成されるローパスフィルタにおけるコンデンサの容量と抵抗の抵抗値との積で決まる位相補償定数が小さくなるので、位相補償の効きを弱めることができる。そえゆえ、負荷の急激な変動に対しても出力電圧の瞬時低下を抑えて位相補償を行うことができる。したがって、本増幅回路を用いた中電流型の直流安定化電源装置に出力コンデンサとしてチップ型積層セラミックコンデンサを用いたときに、出力発振を生じずに、かつ負荷応答特性を向上させることができるという効果を奏する。

【 0 0 7 3 】

前記増幅回路において、前記位相補償部は、出力位相の遅れを補償する進相コンデンサを有していることにより、増幅回路を直流安定化電源装置の誤差増幅器として用いた場合に、出力位相の遅れが補償され、出力位相の遅れによる出力発振を防止することができる。

【 0 0 7 4 】

この増幅回路において、前記進相コンデンサは、前記 2 つの抵抗と並列接続されていることにより、比較対象電圧の変化が差動トランジスタ対から進相コンデンサを介して副トランジスタにいち早く伝えられるので、副トランジスタが素早く ON する。それゆえ、比較対象電圧の急激な変化に対して、位相補償部による位相補償動作を素早く追従する。したがって、増幅回路の高速応答性が向上することにより、出力発振をより確実に防止することができるという効果を奏する。

【 0 0 7 5 】

また、前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記出力端子との間に接続されていることにより、出力端子に現れる電圧の変化が、進相コンデンサを介していち早く上記の副トランジスタに伝えられるので、副トランジスタが素早く ON する。それゆえ、比較対象電圧の急激な変化に対して

、上記の構成よりも素早く位相補償動作が追従する。したがって、増幅回路の高速応答性をさらに向上させることができるという効果を奏する。

【 0 0 7 6 】

本発明の電源装置は、出力トランジスタの出力電圧を帰還する帰還電圧と所定の基準電圧との差に応じて前記出力電圧を制御する誤差増幅器を備えた電源装置において、前記誤差増幅器として前記の進相コンデンサを備えた増幅回路が設けられ、前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記出力電圧の発生部との間に接続されている構成である。

【 0 0 7 7 】

これにより、出力電圧の変化が進相コンデンサを介していち早く副トランジスタに伝えられるので、電源装置において、前記のように増幅回路における出力端子の電圧の変化をとらえるよりも、出力電圧の急激な変化に対して位相補償動作が素早く追従する。したがって、増幅回路の高速応答性をさらに向上させることができるという効果を奏する。

【 0 0 7 8 】

本発明の他の電源装置は、出力トランジスタの出力電圧を帰還する帰還電圧と基準電圧との差に応じて、前記出力電圧を誤差増幅器によって制御する電源装置において、前記誤差増幅器として前記の進相コンデンサを備えた増幅回路が設けられ、前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記帰還電圧の発生部との間に接続されている構成である。

【 0 0 7 9 】

これにより、帰還電圧の変化が進相コンデンサを介していち早く副トランジスタに伝えられるので、電源装置において、前記のように増幅回路における出力端子の電圧の変化をとらえるよりも、出力電圧の急激な変化に対して位相補償動作が素早く追従する。しかも、電源装置において、帰還電圧は、一般に、出力電圧が抵抗等によって分圧された電圧が用いられることから、前記のように、出力電圧を進相コンデンサに印加する構成に比べて低い電圧を進相コンデンサに印加することができる。それゆえ、印加電圧が高くなるほど容量が減少するという性質を有するセラミックコンデンサを進相コンデンサとして用いれば、低い電圧に対

しても増幅回路の高速応答性を維持することができる。したがって、増幅回路の高速応答性を向上させることができるという効果を奏する。

【0080】

前記の2つの電源装置において、前記進相コンデンサは、印加される電圧が高くなるほど容量が減少するコンデンサからなることにより、出力電圧が高くなるにつれて、進相コンデンサに印加される電圧が高くなるほど、出力からの帰還量が増加して出力発振が生じやすくなるとともに、進相コンデンサの容量が減少する。それゆえ、出力位相の遅れの度合いに応じて進相コンデンサの容量が定まる。したがって、出力位相の遅れを出力電圧の値に応じて最適に補償することができるという効果を奏する。

【0081】

出力トランジスタの出力電圧を帰還する帰還電圧と基準電圧との差に応じて、前記出力電圧を誤差増幅器によって制御する電源装置において、前記の前記誤差増幅器として前記進相コンデンサを備えた増幅回路を除いた増幅回路または前記進相コンデンサが増幅回路内に接続されている増幅回路が設けられているので、各増幅回路によって、出力発振を防止することができ、かつ負荷応答特性の向上した電源装置を提供することができる。

【図面の簡単な説明】

【図1】

本発明の実施の形態に係る第1の直流安定化電源装置の概略構成を示す回路図である。

【図2】

本発明の実施の形態に係る第2の直流安定化電源装置の概略構成を示す回路図である。

【図3】

本発明の実施の形態に係る第3の直流安定化電源装置の概略構成を示す回路図である。

【図4】

本発明の実施の形態に係る第4の直流安定化電源装置の概略構成を示す回路図

である。

【図 5】

本発明の実施の形態に係る第 5 の直流安定化電源装置の概略構成を示す回路図である。

【図 6】

従来の直流安定化電源装置の概略構成を示す回路図である。

【図 7】

上記直流安定化電源装置に設けられる誤差増幅器の概略構成を示す回路図である。

【図 8】

直流安定化電源装置の出力コンデンサとして設けられるチップ積層型セラミックコンデンサの等価回路を示す回路図である。

【図 9】

従来の小電流型電源装置および中電流型電源装置の出力電流と出力ノイズレベルとの関係を示すグラフである。

【図 1 0】

従来および本発明の直流安定化電源装置において出力電流を急激に増大させた場合の出力応答特性を示すグラフである。

【符号の説明】


3 ～ 7	誤差増幅器（増幅回路）
A	接続点（帰還電圧の発生部）
C 1	コンデンサ（位相補償部）
C 2	コンデンサ（進相コンデンサ）
C S 1	定電流源（比較増幅部）
I N +	非反転入力端子
I N -	反転入力端子
O U T	出力端子
P O U T	出力端子
Q 5, Q 6	トランジスタ（比較増幅部）

Q 7, Q 8 トランジスタ (副トランジスタ)
 Q 0 出力トランジスタ
 R 1, R 2 抵抗 (位相補償部)
 R A, R B 分圧抵抗
 V r e f 基準電圧
 V a d j 帰還電圧
 V o 出力電圧


【書類名】

図面


【図 1】




【圖 2】




【圖 3】




【図4】




【図5】




【図6】



【図9】



【図 10】



【書類名】 要約書

【要約】

【課題】 出力電流が 5 0 0 m A 程度の中電流型の直流安定化電源装置においても、出力コンデンサとしてチップ型積層セラミックコンデンサを用いた場合、負荷応答特性が低下することなく出力発振を防止する。

【解決手段】 誤差増幅器 3 において、差動トランジスタ対を構成するトランジスタ Q 5, Q 6 とそれぞれ同じ電流が流れるトランジスタ Q 7, Q 8 のベース間に抵抗 R 1, R 2 を直列に設け、抵抗 R 1, R 2 の接続点とトランジスタ Q 7 のコレクタとの間にコンデンサ C 1 を設ける。コンデンサ C 1 および抵抗 R 2 によって構成されるローパスフィルタにより決まる、誤差増幅器 3 のゲインの周波数特性により、出力発振が生じる周波数のゲインを低下させ、出力発振を防止する。また、抵抗 R 1, R 2 によって抵抗値を分割することによって、抵抗 R 2 の抵抗値を低減する。この結果、位相補償の効きが弱くなるので、直流安定化電源装置の負荷応答特性が向上する。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [000005049]

1. 変更年月日 1990年 8月29日

[変更理由] 新規登録

住 所 大阪府大阪市阿倍野区長池町22番22号

氏 名 シャープ株式会社